1. Cefndir: Pam nad yw wafferi silicon yn ddigonol?
Y cam cyntaf mewn gweithgynhyrchu lled -ddargludyddion yw cael sengl caboledig - grisial silicon wafer (wafer czochralski fel arfer a dyfir gan ddefnyddio'r dull CZ).
Fodd bynnag, er bod y wafferi hyn yn grisialau sengl, efallai na fydd eu harwynebau'n cwrdd â'r gofynion dyfeisiau llym ar gyfer purdeb, dwysedd diffygion, cywirdeb dopio, a strwythur.
Yn enwedig mewn nodau proses uwch a dyfeisiau perfformiad - uchel, mae creu rhanbarthau gweithredol yn uniongyrchol ar y wafer gwreiddiol yn cyflwyno cyfyngiadau:
- Mae'r cynnwys ocsigen uchel yn y swmp wafer (mae silicon CZ yn aml yn cael gwaddodion ocsigen), sy'n effeithio ar oes a gollyngiadau cludwr lleiafrifol dyfeisiau.
- Ni ellir addasu'r proffil dopio wafer yn fanwl gywir (yn enwedig pan fydd angen cyffyrdd bas neu strwythurau graddiant ultra -).
- Micro - Gall diffygion fel dadleoliadau a chrafiadau fodoli ar yr wyneb, gan effeithio'n uniongyrchol ar y cynnyrch.
- Mae angen deunyddiau heterogenaidd ar rai dyfeisiau (fel SIGE, gaas - ar - Si, a sic - ar - si) {- deunyddiau na ellir eu cyflawni ei hun.
Mae hyn yn gofyn am dechnoleg "ail -wynebu" y gellir ei rheoli - y broses twf epitaxial (EPI).
2. Diffiniad Craidd o'r broses EPI
Mae epitaxy yn cyfeirio at dwf ffilm denau grisial sengl - ar swbstrad grisial sengl - gyda'r un cyfeiriadedd grisial â'r swbstrad.
Gall hyn fod naill ai'n homoepitaxial (Si ar Si) neu'n heteroepitaxial (SIGE ar Si, gan ar sic, ac ati).
Nodweddion Allweddol:
Mae'r haen epitaxial yn "etifeddu" strwythur dellt y swbstrad (cyfeiriadedd ac aliniad grisial) ac mae ganddo ddwysedd nam isel.
Gellir rheoli trwch (o ychydig nanometrau i ddegau o ficronau).
Gellir addasu math dopio, crynodiad a graddiant yn union yn ôl y dyluniad.
3. Pam defnyddio'r broses EPI?
Gellir egluro hyn o dri safbwynt: perfformiad, proses, a chyflwyno deunyddiau newydd:
3.1 Gwella perfformiad
Lleihau dwysedd nam
Gall EPI dyfu "nam - haen am ddim" sy'n ynysu diffygion swbstrad o'r rhanbarth gweithredol, a thrwy hynny gynyddu oes cludwr lleiafrifol (yn arbennig o bwysig ar gyfer dyfeisiau pŵer). Optimeiddio strwythurau dopio
Ultra - Gellir cyflawni cyffyrdd bas neu broffiliau dopio graddedig, gan wella nodweddion foltedd a dargludiad chwalu.
Gwella perfformiad trydanol
Gall haenau haen epitaxial gwrthiant - (EPI) leihau cynhwysedd parasitig (sy'n addas ar gyfer dyfeisiau amledd - uchel), tra gall haenau epitaxial trwchus wella gwrthsefyll foltedd dyfeisiau pŵer.
3.2 Rheoli Prosesu Proses
Ynysu Dyfais
Gall defnyddio haen epi gwrthiant - uchel wella ynysu rhwng dyfeisiau a lleihau crosstalk parasitig.
Lleihau clicied - i fyny
Yn CMOS, gall yr haen epitaxial atal sbarduno strwythurau thyristor parasitig.
Trwch hyblyg
Gall gwahanol gynhyrchion fod â thrwch EPI wedi'u haddasu ar yr un swbstrad (yn enwedig cymwysiadau pŵer, analog a RF).
3.3 Cyflwyno deunyddiau newydd
Peirianneg straen
Cyflawnir epitaxy SIGE, SIC epitaxy, ac epitaxy gan i gyd trwy EPI.
Integreiddio heterogenaidd
Mewn ffotoneg silicon, MEMS, a dyfeisiau pŵer, gellir defnyddio EPI i dyfu iii - V deunyddiau ar silicon. Mae angen dyddodi haenau o ddeunyddiau gyda bylchau band gwahanol, sy'n golygu bod angen EPI, strwythurau superlattice fel HBTs a laserau ffynnon cwantwm.
4. Mathau o Brosesau EPI Cyffredin
| Phrosesu | Nodweddion | Ngheisiadau |
|---|---|---|
|
Si epi (sylw homogenaidd) |
Uchel - Haenau Si purdeb a dyfir ar swbstradau Si |
CMOS, dyfeisiau pŵer |
|
SIGE EPI |
Cynnwys GE y gellir ei reoli, straen - wedi'i orchuddio |
Cyflymiad PMOS, SIGE HBT |
|
SiC Epi |
Caledwch uchel, dargludedd thermol uchel, cae chwalu uchel | Electroneg pŵer (silicon carbide mosfet) |
|
Gan epi |
Bandgap eang, symudedd electron uchel | Amledd uchel -, uchel - pŵer rf |
|
Ge epi ar si |
Integreiddio optoelectroneg, CMOs dan straen | Ffotoneg Silicon, Canfod Is -goch |
5. Heriau Technegol y Broses EPI
Diffygion Rhyngwyneb: Mae angen manwl gywirdeb uchel iawn ar y paru dellt rhwng yr haen epitaxial a'r swbstrad, fel arall bydd dadleoliadau yn cael eu cynhyrchu.
Rheoli Straen: Gall straen gormodol yn ystod twf heteroepitaxial achosi cynhesu neu gracio.
Rheolaeth dopio manwl gywir: Gall yr ystod crynodiad gyrraedd 10¹³ - 10²⁰ cm⁻³, gyda gofyniad cywirdeb o ± 1%.
Unffurfiaeth Trwch: Mae angen unffurfiaeth trwch o drwch o ddiamedr mawr - (300mm)<1%.
6. Crynodeb
Daeth y broses EPI i'r amlwg oherwydd gall "ail -lunio" y wafer i greu ansawdd - uchel, y gellir ei ddynodi, - nam, a haen arwyneb dopio y gellir ei reoli. Mae hyn nid yn unig yn ymestyn oes CMOs silicon, ond mae hefyd yn darparu llwybr ar gyfer gweithredu deunyddiau newydd a strwythurau dyfeisiau newydd.
Heb EPI, byddai'n anodd cyflawni PMOs perfformiad - uchel heddiw, Power Mosfet, SIGE HBT, a dyfeisiau pŵer SiC/gan.
